快捷搜索:  as  2018  FtCWSyGV  С˵  test  xxx  Ψһ  w3viyKQx

澳门威尼人斯_龟发之家论坛



媒介

今朝,在许多利用领域,例如处置惩罚器、移动电话、调制解调器等产品,SOC技巧已经成为主要的钻研偏向。这类SOC芯片整合了数字逻辑电路、模拟电路、内存模块以及常识产权(IP)核,以致将微处置惩罚器、外围接口、通信模块皆能包括于一芯片中。SOC芯片的利用,对付提升系统机能、削减系统能耗、低落系统的电磁滋扰、前进系统的集成度都有很大年夜的赞助,顺应了产品轻薄短小的趋势。

安捷伦公司推出的93000 SOC测试系统,完全满意业界需求,对付高速数字电路、嵌入式内存、混杂旌旗灯号测试都提出了有效的办理规划。

嵌入式内存测试

嵌入式内存是SOC芯片弗成或缺的组成部分,是以其测试以及阐发的措施也就相称紧张。93000 SOC测试系统在内存的测试上,无须额外的硬件,可直接将高速数字测试通道,作为内存测试之用,以达到全速测试的目的,同时在运行中切换逻辑与内存测试,能有效前进产率,并进一步作冗余阐发和修补。

内存测试与除错

首先,在93000供给的APG(算法图码发生器)软件中,我们可以描述出待测的内澳门威尼人斯存大年夜小,包孕X和Y偏向的地址数、I/O位数及其与实体地址的关系,即所谓的不规则图码。由于93000 SOC系统的自力通道架构,在资本安排上,可随意率性应用1024 个测试通道,险些没有I/O数的限定,也是以在DUT 板设计与引脚安排上更具有弹性。 当待测工具有多个内存块,或者是对嵌入式内存,只有部份引脚用于内存测试时,使用APG中可定义多个测试端口的功能,可以指定不合的引脚至不合的测试端口。然则仍须定义存取的运作,比如读和写澳门威尼人斯,以及这些运作中是否必要多义务或流水线处置惩罚。

接着便需选择测试图码,其目的在于使用连续串的读写动作重复测试内存的每一个单元,不合的图码可检测到不合的制程差错,例如固定差错、耦合差错等。93000已将校验板、步进6N等标准的内存测试图码作成图库,应用者可直接拔取,或者,根据待测物的特定需求,应用ASCII款式自行编辑图码。

内存测试的图码需占用大年夜量的向量内存,以1212的256Mb SRAM做一次步进6N为例,扫描所有的地址必要约10M的周期,这还不含其它功能测试的向量。如采纳具有自力通道架构的93000测试系统,应用软件式APG能大年夜大年夜压缩系统内存的占用量至蓝本的1/19,500,即约剩536周期。是以,在测试具有多功能的SOC芯片上,便不须担心由于加入内存测试而需增添系统的内存资本。

内存模块因其不合的电路架构,而须特其余除错对象,以便察看待测工具出问题的地方是在哪里。93000专为内存测试供给了位图与差错存储二种除错对象,别的诸如状态列表、示波器与时序图亦可澳门威尼人斯做为帮助应用。

冗余修补

跟着高容量内存呈现,只要有故障便丢弃整块内存的要领变得不切实际,平日2Mb以上的SRAM/DRAM,可在模块上增添多余的行或列,使用激光绕开故障的点。至于有限的行或列是否足以修补故障,则须由测试系统判断。

一样平常的内存测试系统都有其判断是否足以修补的算法,但很难说是否为最佳化,尤其当待测工具较简单时。93000供给的是一种动态的冗余判断,当发明有故障点时,其地址与I/O资料会传回使用C编辑的判断法度榜样处置惩罚。假如仍可以修补则继承测试事情,反之,已知该芯片已无残剩的列或行可应用。当发明还有故障的地址,表示已无法修补而必须丢弃时,其它的点就可跳过,直接测试另一个项目或跳至下一块芯片,以节省测试光阴。

高速测试的寻衅

对付高速数字电路的测试,93000 SOC系统同样也具有完整的办理规划。今朝,93000 SOC的P 系列产品具有600MHz、800MHz直至1GHz的测试能力,其NP系列产品,更具有高达10GHz的测试能力,充分满意了高速CPU和收集处置惩罚器的测试需求。然则,高速电路的测试不只要求测试系统的能力,也对全部测试情况提出了更高的要求。

一样平常而言,我们首先会面临到传输线的问题,传输线材质的不合,其相对的电容特点及电感特点也不一样。 在低速传输的情况中,传输线本身的电容效应,电感效应对付传输的信息不至于有太大年夜的影响,但在高速传输的情况之下,电容效应和电感效应造成了传输信息的掉真,无论在芯片内部的数据传输或是在芯片外部的利用方面,我们可以预见传输线本身的材质及电器特点在高速情况下的紧张性。

在芯片的测试情况中,包孕了测试系统,配套设备如送片机/ 负载板 或是探头/探头卡及芯片本身等几个主要身分。在全部测试历程中,测试系统送出相关的测试向量,经由过程负载板/探头卡到芯片输入端,然后接管由芯片输出端送出的经过芯片内部逻辑运算后的结果来判断测试的精确性。这样的的历程看似简单,但在高速的情况下,测试系统与配套设备间的接口或者配套设备与芯片间的接口,因为打仗点的吻合程度,或者彼此的电气特点不合,会导致阻抗匹配的问题。为使阻抗匹配,可以在各个接口之间使用匹配电路来补偿接口两侧的阻抗特点,假如有澳门威尼人斯一侧为开路端,则必要在端点加上终端电阻来避免旌旗灯号的全反射。

在各类测试系统中,来回延时(RTD)是一项因为系统本身与芯片之间的连接而具有的一种特性,为了确保芯片能够不受传输延时影响,系统本身可校验提前送旌旗灯号到芯片输入端,或者延迟对照由芯片输出端传回的旌旗灯号来补偿这样的影响。 然而,澳门威尼人斯这种征象若是发生在一个I/O 通道上,当驱动旌旗灯号与对照旌旗灯号发生的光阴太接近时,这种补偿是没有效用的,这种发生在传输线上旌旗灯号冲突的情形称为总线争用,在高速传输的测试中,发生的机率较高。为了避免这种情形可由测试法度榜样的图码和准时来考量,将驱动传送旌旗灯号前的旌旗灯号对照情形改为不予斟酌或将两者的光阴设定分开至少一个RTD的光阴,在此同时最好能与芯片的设计者一路评论争论以确保差错覆盖率。

高速数字旌旗灯号的测试所能容忍的偏差范围相对较小,在测试前提、 测试情况的拟订上更需周全斟酌。对付负载板或探头卡的材质及其走线要领、 测试系统的正确度、系统本身的架构或是芯片本身的电气特点等,都必须在构建相关的测试情况初期有完备的评估。

您可能还会对下面的文章感兴趣: